RTLを語る会(18) ～おかえりaltera, こんにちはGowin (仮) ～ - 資料一覧 - connpass

RTLを語る会(18) ～おかえりaltera, こんにちはGowin (仮) ～

終了 2025/11/08（土） 12:30〜

RTLを語る会(18) ～おかえりaltera, こんにちはGowin (仮) ～

緩〜い技術交流会です。（現地参加のみ）

tethys_seesaa 他

東京都港区赤坂2丁目

グループ情報

RTLを語る会

主に業界gdgd飲み会。たまに報告会。

メンバー数	148人
イベント数	19回

イベント資料一覧

スライド

α世界線のSystemVerilogの話

投稿者:ds54e

投稿日:2025年10月10日 16時12分

RgGenが出力するRTLのダイエットをした話

投稿者:石谷

投稿日:2025年10月30日 18時30分

Questa FSEでアサーション検証やってみた！

投稿者:AUDIY

投稿日:2025年11月2日 19時42分

Ryuji Fuchikami

Verilator + Rust + gRPC と Efinix の RISC-V でAIアクセラレータをAIで作ってる話

投稿者:Ryuji Fuchikami

投稿日:2025年11月7日 00時02分

GOWIN FPGAでいろいろ遊んでみた

投稿者:Kenta IDA

投稿日:2025年11月8日 11時18分

(未設定)

RTL talk #18 dalance

投稿者:dalance

投稿日:2025年11月8日 11時19分

VerylとRISC-Vと検証とあれこれ

投稿者:kanataso

投稿日:2025年11月8日 11時43分

Logik: A Free and Open-source FPGA Toolchain

投稿者:Masanori Ogino

投稿日:2025年11月8日 14時09分

Verylでつくる！FPGA ファミコン！

投稿者:たるい

投稿日:2025年11月11日 21時59分

動画

動画はありません。

ブログなど

ブログはありません。