主に業界gdgd飲み会。たまに報告会。
RgGen 今年の更新事項
MATLABとVerylとSV-RNMが以下略
Verylでつくる!FPGA ファミコン!
Logik: A Free and Open-source FPGA Toolchain
VerylとRISC-Vと検証とあれこれ
RTL talk #18 dalance
Effinixに書き込むためのJTAGプロトコルの話
格安FPGA基板購入履歴
UVVMをさわってみた
あいさつ
RTLを語る会16に行ってきた
Real Number Modeling (RNM) 超・初級編
RustでSystemVerilogパーサを書いた話
Ultra96のPMOD拡張ボード+デモ
FPGAでCortex-M1